摩爾定律的下一個前沿 – AMD 的異構集成之路

目錄

• 😀 引言
• 😊 Moore's Law 的挑戰
  • 😎 Moore's Law 的趨勢
  • 😰 挑戰與成本增加
• 😲 晶片模組化設計的優勢與挑戰
  • 😃 晶片模組化設計的優勢
  • 😟 晶片模組化設計的挑戰
• 😍 晶片模組化架構的轉變
  • 😌 從單片到晶片模組化
  • 😮 晶片模組化的價值
• 😌 先進封裝技術的關鍵參數
  • 😄 成本和量產能力
  • 😓 頻寬密度和功耗
  • 😇 設計優化的關鍵重點
• 😁 晶片模組化架構的不同選擇
  • 😰 二維和三維封裝架構
  • 😊 晶片模組化的多樣性
• 😎 混合銅連接技術的優勢
  • 😲 混合銅連接的原理
  • 😍 混合銅連接與傳統銲點技術的比較
• 😃 三維晶片模組化的未來
  • 😌 晶片層壓技術的潛力
  • 😊 晶片層壓技術的挑戰
• 😟 晶片層壓技術的發展趨勢
  • 😄 應用領域的擴展
  • 😓 技術進步的可能性
• 😇 AMD 的晶片模組化架構發展歷程
  • 😁 高頻寬記憶體的引入
  • 😎 晶片模組化技術的應用
• 😌 結論

引言

歡迎回來參加今天的最後一次交流。我們今天的最後一位講者是 Raja Swaminathan 博士，他是 AMD 的資深研究員。他負責封裝架構、先進技術和策略開發。他在 Intel 擔任封裝架構師長達 13 年，後來轉移到 Apple 擔任新硅片封裝架構師，再到 AMD 領導業界領先的晶片模組化架構集成。他在馬德拉斯的印度理工學院取得學士學位，並在卡內基梅隆大學獲得博士學位。他在該領域擁有超過 35 項美國專利，並擔任 IEEE 的高級會員。在今天的演講中，他將展示如何通過異構集成實現摩爾定律的下一個前沿。

Moore's Law 的挑戰

😎 Moore's Law 的趨勢

如前一次演講所述，Moore's Law 正在減緩，且硅片面積的成本和產量每平方毫米都在增加，這將導致成本效益降低。

😰 挑戰與成本增加

高性能計算的晶片尺寸正在迅速增長，而 Dennard's Law 的崩潰意味著高性能計算的功率也在不斷增加。

晶片模組化設計的優勢與挑戰

😃 晶片模組化設計的優勢

晶片模組化設計提供了可伸縮的路徑，能夠在給定晶圓上產生更多的功能性 SoC。

😟 晶片模組化設計的挑戰

然而，晶片模組化設計面臨著額外的 I/O 區域、設計工作量和複雜性增加的挑戰，同時需要在設計、測試、組裝等方面引入新的方法。

晶片模組化架構的轉變

😌 從單片到晶片模組化

隨著 Moore's Law 的減緩和性能需求的增加，傳統的單片方法已不再可持續，需要採用晶片模組化架構來持續滿足高性能計算需求。

😮 晶片模組化的價值

晶片模組化架構不僅提供更長的晶片生命周期和更細粒度的混合匹配，還能夠優先考慮在不同市場段使用相同晶片。

先進封裝技術的關鍵參數

😄 成本和量產能力

先進封裝技術需要具有可伸縮的、成本效益的解決方案，以