DSP Builder高级块集：接口和IP库

Find AI Tools

No difficulty

No complicated process

Find ai tools

Home Hardware-cn DSP Builder高级块集：接口和IP库

DSP Builder高级块集：接口和IP库

介绍

欢迎来到 DSP Builder Advanced 在线培训。本次培训将介绍使用 DSP Builder Advanced 的块、接口和 IP 库的特性。在开始本次培训之前，您应该已经了解了 Intel FPGA 的 DSP Builder 基础知识，或者参加了必备的 DSP Builder 高级块集基础知识在线培训。让我们来看一下本次培训的议程。

DSP Builder Advanced

DSP Builder for Intel FPGAs 是一种高级工具，可以使 MathWorks Simulink 生成 FPGA RTL 硬件。DSP Builder 是一组面向特定器件的 Simulink 块的集合，允许您构建和验证所需的 DSP 模块，并在按下按钮时生成可以轻松集成到 Intel Quartus 软件中并编译成 FPGA 位流的模型的 RTL 实现。DSP Builder 允许通过 Simulink 进行性能和资源的高级设计探索，可以通过 Simulink 进行验证，并支持自动化的 ModelSim 仿真。

DSP Builder 是一个由设备经过优化的 DSP 构建块集合，我们将其称为高级块集，共分为五个不同的类别：

设计配置块：包含控制性能和目标设备以及 Simulink 模型的生成文件的块。
接口块：允许创建用于 DSP 模型的自定义存储器映射或流式接口。
IP 块：包含滤波器、波形生成块和 FFT 等完整的 IP 函数。
原语块：包括低级功能的块，可用于创建原始子系统。包括基本数学块、逻辑块和 FFT 元素。
实用程序块：包含通道 Iser 和每个分析器等杂项功能。

这些块都可以处理向量和复杂数据类型。在本次培训中，我们将重点介绍接口和 IP 库中的块。

接口库

DSP Builder 默认接口是将 DSP Builder 系统中的顶层端口作为与上游和下游组件连接的个别通道接口。默认接口包括导入和导出端口块，它们在可以在 Quartus 软件或 Platform Designer 工具中作为通道使用。

DSP Builder 还可以具有内存映射从机接口，它允许来自主机（如处理器）的控制。如果您的系统中启用了带有控制和状态寄存器的 IP 块，或者包含了内存映射接口库中的组件，那么将自动为您创建一个从机接口。对于所有 IP 块和寄存器和内存原语，都会自动创建一个共享的从机接口。

接口库的块可以定义如何通过 Intel Avalon 流式和内存映射接口与外部组件进行交互。流式接口块允许 Avalon 流式输入和输出作为 DSP Builder 系统数据路径的输入和输出。内存映射库提供可以在数据路径中进行读写操作的内存和寄存器。大多数这些块都成为 DSP Builder 系统的聚合从机接口的一部分。

在本次培训中，我们将详细讨论接口库中的块。

IP 库

DSP Builder 的 IP 库包括 FFT IP 库和通道滤波器以及波形库。

FFT IP 库提供了完整的 FFT IP 函数的实现。它包括了 FFT 设计元素，这些元素可以作为自定义 FFT 功能的构建块。FFT IP 库中的块可以用于实现完整的 FFT IP 函数。有多种浮点和定点版本可用于这些块。对于浮点 FFT，可以选择正确舍入或保真舍入，其中正确舍入是常规的 IEEE 语义，而保真舍入提供较低精度的结果，但使用的逻辑较少。

通道滤波器和波形库包括参数化的多通道多速率的周期精确滤波器和波形合成块，可以快速创建数字前端的信道滤波器设计。这些块支持多种抽取和插值级联积分器-组合、有限冲激响应滤波器，包括单速率、多速率和分数速率的 FIR 滤波器。滤波块提供了其他的功能，例如，作为运行时参数的系数、用于绕过特定 IP 的选项或允许主机读取计算结果。这些 IP 块在 Simulink 中进行仿真时是实时生成的，没有预先确定的结构，而是根据系统时钟频率和目标 FPGA 设备系列构建。

在本次培训中，我们将重点介绍 IP 库中的块。

FFT IP 库

FFT IP 库包含了一系列的块，用于实现完整的 FFT IP 功能。这些块是动态生成的，以适应仿真过程中的系统时钟频率和目标 FPGA 的设备系列。

在 FFT IP 库中，有以下几种块：

Bit Reverse Cores：用于对输入的 FFT 帧进行缓冲和位反转处理的块。单缓冲支持流式操作，并具有最小开销。
Variable Bit Reverse：用于对变长 FFT 帧进行缓冲和位反转处理的块。它适用于 V FFT 和 V FFT Float 块。
Fast of T 或 V FFT：用于处理多个交织的 FFT，并提供全面的基于流式的 FFT 或反 FFT 支持。有浮点和定点版本可用。
Framer：用于对底层数据进行调度并将其组合成多个流式的 FFT 帧。Framer 块可以包含域交织器、流式组合器和位反转器。
解交织器：用于将交织的 FFT 帧解交织为底层数据。解交织器块可以包含域扩展器和流式解交织器。
内存接口：用于通过内存接口读取和写入 FFT 帧的块。内存接口块可以包含读取和写入 FIFO、读取和写入缓冲区和地址、数据随机交叉和解交织器。

这些块可以根据您的需求进行灵活配置，并且可以处理各种数据类型和精度。

通道滤波器和波形库

通道滤波器和波形库包含多通道、多速率的周期精确滤波器和波形合成块，可以用于数字前端通信系统的设计。

通道滤波器的类型包括抽取滤波器、插值滤波器和带限滤波器。通道滤波器可以通过多通道合成来实现，每个通道可以采用不同的滤波器系数和滤波器类型。通道之间的切换可以通过寄存器进行控制。波形合成块可以用于生成不同类型的波形，如正弦波、方波和脉冲信号等。

通道滤波器和波形库的功能非常丰富，可以满足各种数字前端设计的需求。

设计约束

在进行设计时，需要考虑时钟频率、采样率以及不同阶段的通道结构等系统约束。在设计数据路径时，需要了解这些概念的作用。

时钟频率指的是逻辑仿真中 FPGA 时钟周期的数量。采样率是指在数据路径中实际数据以给定频率时钟进行采样的速率。在多速率环境中，采样率可能在数据路径中有所变化。在设计数据路径时，需要了解这些概念的作用。

在设计数据路径时，您需要注意 IP 块的时延。通过在 IP 块上设置百分比时延参数，在仿真期间显示由 IP 块添加的时延。可以使用这些参数设置相关的约束，以约束 IP 块的时延。时延约束通常在与 IP 块关联的原始子系统中进行设置。

这样，可以明确 IP 块引入的时延，并为设计过程中的时序约束提供辅助。

总结

在本次在线培训中，我们介绍了 DSP Builder Advanced 的使用方法，包括接口和 IP 库。我们还讨论了 FFT IP 库、通道滤波器和波形库的功能，并了解了设计约束的重要性。希望本次培训对您有所帮助。如果您还有其他问题，可以参考附加资源或参与在线调查。非常感谢您参加本次培训，祝您在设计中取得成功！