FPGA中的乘法器和DSP模块

Find AI Tools

No difficulty

No complicated process

Find ai tools

Home Hardware-cn FPGA中的乘法器和DSP模块

FPGA中的乘法器和DSP模块

FPGA中的乘法
- 1.1 乘法的复杂性
- 1.2 FPGA中的乘法资源
FPGA中乘法的使用方式
- 2.1 工具推断
- 2.2 预定义的宏
- 2.3 使用模板
- 2.4 使用IP目录
在Lavato中实例化乘法器和DSP模块
- 3.1 语言模板
- 3.2 设备宏实例化
- 3.3 算术函数库
- 3.4 IP目录

FPGA中的乘法

1.1 乘法的复杂性

乘法是一种在许多类型的计算中经常使用但又相对复杂的运算。相比之下，加法是一种简单的操作。以4位乘法为例，我们只需要四个单一位加法器。

与此相反，乘法器需要更多的加法器以及一些额外的逻辑，这增加了乘法的延迟和硬件开销。以24位与17位的加法和乘法为例，实现同样位数的加法需要17个查找表，而实现同样位数的乘法则需要403个查找表。可以看出，乘法所需的资源要比加法多得多。

鉴于乘法是一种常见的操作，因此有必要找到更高效的乘法实现方式。

1.2 FPGA中的乘法资源

为了更高效地执行乘法运算，FPGA长期以来一直采用专门的乘法资源。最初，这些专用资源只用于乘法，通常执行18位与18位的乘法。

近年来，FPGA逐渐引入了支持乘法和其他附加操作的乘法器或改进型乘法器。以Xilinx 7系列FPGA为例，它们具有称为数字信号处理块或DSP块的25位乘法器。该图显示了单个DSP块内部的抽象概述。它包括乘法器、加法器/减法器和其他可以执行逻辑操作和比较的模块。

此外，DSP块还包括一些可选的触发器，可以在不同的时钟周期注册输入数据，从而提高乘法和其他操作的频率。它们还可以用于累加，将寄存器中的内容反馈到加法器中，从而执行乘加运算，这也是许多计算类型中常见的操作。

FPGA中乘法的使用方式

2.1 工具推断

首先，可以使用工具推断，让工具自动确定是否应使用乘法器或DSP块来执行乘法运算。如果您只想执行乘法运算，而且代码如下所示，工具很可能会意识到这个乘法可以适用于DSP块，并且可能比使用常规逻辑更高效。推断使用DSP块的优点是很容易，不需要特殊的编程知识，只需让工具自行优化。缺点是可能无法得到您所期望的结果，因为优化方式可能因不同工具而异。

2.2 预定义的宏

第二种选择是使用预定义的宏，以确保使用乘法器或DSP块。例如，已经有一种宏可以执行两个输入的乘法，并从中产生一个输出。下面是一个示例，我们指定一个输入为24位，另一个输入为17位。我们将这两个输入分别输入到A和B中，输出则出现在乘积或P线上。对于其他功能，还可以展开这个宏，以使用集成寄存器。例如，我们可以指定一个延迟周期，这样需要额外的输入来提供时钟和复位信号，并且输出将延迟一个周期。使用预定义的宏的好处是，您肯定会利用到专用的乘法器或DSP资源，并且它们为您封装了一些复杂性，您不需要完全了解DSP块的所有内部工作。

2.3 使用模板

第三种选择是使用DSP模板，这样能够完全访问FPGA中DSP资源的所有功能和配置选项。下面是一个简化的示例，展示了如何实例化或使用DSP模板。使用模板的好处是可以完全访问DSP块内的所有功能，并且可以实现某些宏无法识别的选项，从而提供了更大的灵活性。但缺点是您需要完全了解如何设置不同的配置选项，以及如何启用和配置DSP中的各种元素。

2.4 使用IP目录

第四种选择是使用Lavato中的IP目录，这是一种GUI界面，可帮助您指定要执行的操作，并引导您创建特定操作的定制IP。使用这种方法的好处是相对容易使用，但您可能对实际实现的细节了解较少，并且可能不像使用一些预定义宏或模板选项那样高效。

在Lavato中实例化乘法器和DSP模块

3.1 语言模板

要实例化乘法器和DSP模块，可以在Lavato的语言模板部分找到相关信息。您可以在工具中的语言模板选项下找到，或者在工具栏左侧的语言模板部分找到。单击“Verilog”后，出现一些感兴趣的区域。在设备宏实例化中，我们的板子是Arctic 7，在DSP 4 th下可以看到许多不同的宏。您可以找到前面提到的执行乘法的宏，以及其他执行不同功能的宏。您可以将这些宏复制到文件的某个位置。