AMD新技术：3D V Cache揭秘

Find AI Tools

No difficulty

No complicated process

Find ai tools

Home Hardware-cn AMD新技术：3D V Cache揭秘

AMD新技术：3D V Cache揭秘

引言

在2021年的CES大会上，AMD展示了他们即将推出的Ryzen CPU的新技术，3D V Cache。这项技术带来了巨大的惊喜，AMD不仅在消费级市场上率先采用了Chiplet设计，而且现在他们将这项技术带给了我们这些消费者，真是太棒了。今天，我们就来深入探讨这一创新技术。

3D V Cache的原理

3D V Cache实际上是AMD利用当前的Zen 3 Chiplet架构，在其顶部堆叠缓存，使用了TSV（Through Silicon Vias）技术进行连接。你可以把它想象成在芯片上微观尺度上进行焊接，但使用的是通过硅通孔的连接方法。AMD已经在这方面进行了一段时间的研究，即使在当前的Zen 3芯片上也有TSV连接。通过这项技术，AMD将芯片上的L3缓存翻了一番，据AMD测试，这为《战争机器5》带来了12帧的性能提升。这真的很酷，你可能会问，为什么我现在才谈论这个，毕竟这是8个月前的事情呢？

AMD的创新之路

AMD的未来展望给了我们一些线索，首先是他们所称的“芯片间连接”。一个例子就是在CPU上的DRAM，技术上来说，英特尔的Foveros技术已经在Lakefield CPU上实现了这一点，整个CPU位于一个平面上，DRAM则堆叠在其顶部。但这对英特尔来说并不是一个很好的尝试，因为它们之间的连接并不理想。然后是CPU叠CPU，基本上是将完整的CPU叠放在彼此之上，就像第一代Threadripper和Epic CPU一样，但与之前不同的是，这些芯片并不是分离的，而是直接叠放在一起。这样的热管理可能会非常困难。接着是IP叠IP，即知识产权叠加，一个例子是核心叠加核心，就像AMD将L3缓存叠加在L3缓存上一样，而英特尔则可能会在核心上叠加核心，理论上是很好的，但问题是核心会发热，这可能会带来一些问题。然后是核心叠非核心，非核心基本上是所有不是核心但需要与核心紧密连接以获得高性能的硅片，如PCI Express控制器、内存控制器等。这就是IP叠加IP。接下来是宏观叠加宏观，这是将CPU的较小部分分开并叠加在彼此之上的过程，实际上就是将那些可叠加的部分变得越来越小。接着是IP分割和折叠，这是一个有趣的想法，因为AMD可能希望使用多个晶圆厂。问题在于，如果让另一个晶圆厂制造他们的Zen核心，那么该晶圆厂可能会想要出售或复制AMD的设计。IP分割实际上是允许另一个晶圆厂制造CPU的一部分，而他们并没有足够的信息来复制AMD的知识产权。这更多地涉及到安全性而不是其他方面。最后，我们来到了最终目标：电路切片。基本上，我们现在正在堆叠芯片的不同部分，不同的晶圆厂制造不同的芯片部分，而不是将所有芯片堆叠在一起，而是堆叠在一起并且相互连接，这些连接可以是来自同一电路的也可以是来自不同电路的，这个过程就被称为电路切片。