QuartusでSoCを作成

Find AI Tools

No difficulty

No complicated process

Find ai tools

Home Hardware-jp QuartusでSoCを作成

QuartusでSoCを作成

イントロダクション

クリス・チャプリンは、イギリスのAltera社の組み込み技術スペシャリストです。今日は、Cyclone 5 Soc Processorプロジェクトの作成方法をご紹介します。プロジェクトのターゲットは、ハードプロセッシングシステムです。通常通り、FPGAやSoCの設計はQuartusで始めます。そして、新しいプロジェクトウィザードを使用して始めます。

プロジェクトを開始するには、まずベースのプロジェクトディレクトリを作成し、使用するデバイスを指定します。今回は、Cyclone 5デバイスを使用します。次に、Qsys GUIを使用してメモリマップシステムを作成します。Qsysは、インターコネクトとストリーミングインターフェイスを持つすべてのシステムで使用するツールです。

ハードプロセッサシステムの設定

ハードプロセッサシステムをダブルクリックすると、設定メニューが表示されます。Altera Cyclone 5 SoCボードのプリセットを使用することにしました。これにより、ハードプロセッサシステムがデフォルトの適切な選択を行います。

設定メニューでは、インターフェースやクロックなどの様々な設定を行います。特に、私の例では特定の設定を変更しました。例えば、"System Trace"インターフェースやFPGAとプロセッシングシステム間のクロストリガリングを使用しないことにしました。

パーフェリアルの追加

次に、システムに他のペリフェラルを追加します。最初に追加するのは、"Parallel I/O device"です。これを4ビットデバイスとして使用し、FPGAピンにLED接続として使用します。さらに、オンチップRAMも追加します。

クロックとリセットの接続

次に、クロックとリセットを接続します。私のシステムには50MHzクロックがあります。各ペリフェラルのリセットにも繋ぎます。これにより、デモボードのリセットボタンを使用して、すべてのペリフェラルが正常な状態になることが保証されます。

バスの接続

バスを接続します。HPSシステム内には3つのバスがあります。まず、HPSからFPGAへのAXIマスターを接続します。これは、ハードプロセッシングシステムがマスターであり、FPGAがスレーブである完全なバースト機能付きのAXIインターフェースです。

HDLの生成

最後に、VerilogまたはVHDLでHDLを生成します。これにより、FPGA内のクロック、リセット信号、DDRへのメモリインターフェースなどが表示されます。

インテグレーションと設定